據《商業時報》報道，臺積電的CoPoS（芯片封裝在基板上的面板封裝）中試生產線已于2月份開始向研發團隊交付設備，整條生產線預計將于6月份全面建成。

《商業時報》指出，CoPoS技術的興起凸顯了行業向拼板化轉型，將其視為解決先進封裝瓶頸的關鍵方案：隨著AI芯片光刻膠尺寸的不斷增大——例如NVIDIA的Rubin GPU尺寸已達到原來的5.5倍——一塊標準的12英寸晶圓現在只能容納7個單元，在某些情況下甚至只有4個單元。報告稱，方形拼板格式能夠顯著提高利用率和吞吐量，其長遠目標是用玻璃基板取代硅中介層。

據《商業時報》報道，隨著臺積電的CoPoS中試生產線預計將于年中建成，業內普遍預期量產將在2028年至2029年間逐步展開。然而，報道援引的供應鏈消息人士也提醒，隨著基板尺寸的增大，翹曲問題也隨之加劇，成為大規模生產的最大障礙之一。

與此同時，中央通訊社指出，臺積電可能在嘉義建立其首條CoPoS試驗線，并計劃在該廠址進行量產，預計還將進一步整合CoPoS、SoIC（系統級芯片）和WMCM（晶圓級多芯片模塊）能力。

中央通訊社報道稱，臺積電還計劃將臺灣現有的 8 英寸晶圓廠改造成先進封裝工廠，而目前的后端工廠將支持 2nm 尖端工藝的生產。